Kepiye cara ngatasi masalah EMI ing desain PCB Multilayer?

Apa sampeyan ngerti carane ngatasi masalah EMI nalika desain PCB multi-lapisan?

Ayo kula pitutur marang kowe!

Ana akeh cara kanggo ngatasi masalah EMI.Cara dipatèni EMI modern kalebu: nggunakake lapisan dipatèni EMI, milih bagean dipatèni EMI cocok lan desain simulasi EMI.Adhedhasar tata letak PCB paling dhasar, kertas iki ngrembug fungsi tumpukan PCB ing kontrol radiation EMI lan skills desain PCB.

bus daya

Lompat voltase output IC bisa digawe cepet kanthi nempatake kapasitansi sing cocog ing cedhak pin daya IC.Nanging, iki dudu pungkasane masalah.Amarga respon frekuensi winates saka kapasitor, iku mokal kanggo kapasitor kanggo generate daya selaras needed kanggo drive output IC resik ing band frekuensi lengkap.Kajaba iku, voltase transien sing dibentuk ing bus daya bakal nyebabake voltase mudhun ing loro ujung induktansi jalur decoupling.Tegangan transien iki minangka sumber interferensi EMI mode umum utama.Kepiye carane bisa ngatasi masalah kasebut?

Ing kasus IC ing papan sirkuit kita, lapisan daya ing saubengé IC bisa dianggep minangka kapasitor frekuensi dhuwur sing apik, sing bisa ngumpulake energi sing bocor dening kapasitor diskrèt sing nyedhiyakake energi frekuensi dhuwur kanggo output sing resik.Kajaba iku, induktansi lapisan daya sing apik cilik, saéngga sinyal transien sing disintesis dening induktor uga cilik, saéngga nyuda EMI mode umum.

Mesthi, sambungan antarane lapisan sumber daya lan pin sumber daya IC kudu cendhak sabisa, amarga pinggiran Rising saka sinyal digital luwih cepet lan luwih cepet.Iku luwih apik kanggo nyambung langsung menyang pad ngendi pin daya IC dumunung, kang kudu rembugan dhewe.

Kanggo ngontrol EMI mode umum, lapisan daya kudu dadi pasangan lapisan daya sing dirancang kanthi apik kanggo mbantu decouple lan duwe induktansi sing cukup sithik.Sawetara wong bisa takon, carane apik iku?Jawaban gumantung ing lapisan daya, materi antarane lapisan, lan frekuensi operasi (IE, fungsi wektu munggah IC).Umumé, jarak saka lapisan daya 6mil, lan interlayer materi FR4, supaya padha karo kapasitansi saben kothak inch lapisan daya kira 75pF.Temenan, luwih cilik jarak lapisan, luwih gedhe kapasitansi.

Ora ana akeh piranti kanthi wektu munggah 100-300ps, nanging miturut tingkat pangembangan IC saiki, piranti kanthi wektu munggah ing kisaran 100-300ps bakal ngenggoni proporsi sing dhuwur.Kanggo sirkuit karo 100 kanggo 300 PS kaping munggah, 3 mil lapisan jarak maneh ditrapake kanggo paling aplikasi.Ing wektu kasebut, perlu nggunakake teknologi delaminasi kanthi jarak interlayer kurang saka 1mil, lan ngganti bahan dielektrik FR4 kanthi bahan kanthi konstanta dielektrik sing dhuwur.Saiki, keramik lan plastik pot bisa nyukupi syarat desain sirkuit wektu munggah 100 nganti 300ps.

Sanajan bahan lan cara anyar bisa digunakake ing mangsa ngarep, sirkuit wektu munggah 1 nganti 3 ns, jarak lapisan 3 nganti 6 mil, lan bahan dielektrik FR4 biasane cukup kanggo nangani harmonik dhuwur lan nggawe sinyal transien cukup sithik, yaiku. , mode umum EMI bisa suda banget kurang.Ing kertas iki, contone desain saka PCB dilapisi numpuk diwenehi, lan jarak lapisan dianggep 3 kanggo 6 mil.

shielding elektromagnetik

Saka titik sinyal nuntun tampilan, strategi layering apik kudu nyeleh kabeh ngambah sinyal ing siji utawa luwih lapisan, kang jejere lapisan daya utawa bidang lemah.Kanggo sumber daya, strategi layering apik kudu sing lapisan daya iku jejer kanggo bidang lemah, lan jarak antarane lapisan daya lan bidang lemah kudu cilik sabisa, kang kita nelpon "layering" strategi.

tumpukan PCB

Strategi tumpukan apa sing bisa mbantu nglindhungi lan nyuda EMI?Skema tumpukan berlapis ing ngisor iki nganggep yen arus sumber daya mili ing lapisan siji lan voltase siji utawa pirang-pirang voltase disebarake ing bagean sing beda ing lapisan sing padha.Kasus sawetara lapisan daya bakal dibahas mengko.

piring 4 lapis

Ana sawetara masalah potensial ing desain laminates 4-ply.Kaping pisanan, sanajan lapisan sinyal ana ing lapisan njaba lan daya lan bidang lemah ana ing lapisan njero, jarak antarane lapisan daya lan bidang lemah isih gedhe banget.

Yen syarat biaya iku pisanan, loro alternatif ing ngisor iki kanggo Papan 4-ply tradisional bisa dianggep.Loro-lorone bisa nambah kinerja dipatèni EMI, nanging mung cocok kanggo kasus Kapadhetan saka komponen ing Papan cukup kurang lan ana cukup wilayah watara komponen (kanggo nyeleh lapisan tembaga dibutuhake kanggo sumber daya).

Sing pisanan yaiku skema sing disenengi.Lapisan njaba PCB kabeh lapisan, lan loro lapisan tengah sinyal / lapisan daya.Sumber daya ing lapisan sinyal wis routed karo garis sudhut, kang ndadekake impedansi path saka sumber daya saiki kurang lan impedansi saka sinyal microstrip path kurang.Saka perspektif kontrol EMI, iki minangka struktur PCB 4-lapisan paling apik sing kasedhiya.Ing skema kapindho, lapisan njaba nggawa daya lan lemah, lan rong lapisan tengah nggawa sinyal.Dibandhingake karo papan 4-lapisan tradisional, perbaikan skema iki luwih cilik, lan impedansi interlayer ora kaya papan 4-lapisan tradisional.

Yen impedansi kabel kudu dikontrol, skema tumpukan ing ndhuwur kudu ati-ati banget kanggo nyelehake kabel ing sangisore pulo tembaga sumber daya lan grounding.Kajaba iku, pulo tembaga ing sumber daya utawa stratum kudu interconnected sabisa kanggo mesthekake panyambungan antarane DC lan frekuensi kurang.

piring 6 lapis

Yen Kapadhetan komponen ing Papan 4-lapisan gedhe, piring 6-lapisan luwih apik.Nanging, efek shielding sawetara rencana numpuk ing desain Papan 6-lapisan ora cukup apik, lan sinyal transien saka bis daya ora suda.Rong conto sing dibahas ing ngisor iki.

Ing kasus sing sepisanan, sumber daya lan lemah diselehake ing lapisan kapindho lan kaping lima.Amarga impedansi dhuwur saka sumber daya tembaga klambi, iku banget unfavorable kanggo ngontrol radiation EMI mode umum.Nanging, saka sudut pandang kontrol impedansi sinyal, cara iki bener banget.

Ing conto kapindho, sumber daya lan lemah diselehake ing lapisan katelu lan kaping papat.Desain iki solves masalah impedansi tembaga klambi saka sumber daya.Amarga kinerja tameng elektromagnetik sing kurang saka lapisan 1 lan lapisan 6, mode diferensial EMI mundhak.Yen jumlah garis sinyal ing rong lapisan njaba paling sethithik lan dawa garis cendhak banget (kurang saka 1 / 20 saka dawa gelombang harmonik paling dhuwur saka sinyal), desain bisa ngatasi masalah mode diferensial EMI.Asil nuduhake yen dipatèni saka mode diferensial EMI utamané apik nalika lapisan njaba kapenuhan tembaga lan area klamben tembaga wis grounded (saben 1 / 20 interval dawa gelombang).Kaya kasebut ing ndhuwur, tembaga kudu dilebokake


Wektu kirim: Jul-29-2020